岩崎 一彦（イワサキ カズヒコ） 2008年度

研究業績

学会発表

[1] 新井雅之, 大沢健太郎, 岩崎一彦, 中尾教伸 “メモリBISTにおけるハードウェアオーバヘッドおよび故障位置特定に関する一考察,” 電子情報通信学会ディペンダブルコンピューティング研究会, DC2008-18, pp. 41-46, 機械振興会館, 2008年6月20日.
[2] 木村真琴, 新井雅之, 福本聡, 岩崎一彦, “同時多重に発生する過渡故障を前提とした高信頼プロセッサ設計,”電子情報通信学会ディペンダブルコンピューティング研究会, DC2008-13, pp. 13-18, 機械振興会館, 2008年6月20日.
[3] 福本聡, 新井雅之, 岩崎一彦, “耐故障プロセッサの信頼性・性能評価手法に関する一考察,” 電子情報通信学会ディペンダブルコンピューティング研究会, DC2008-24, pp. 13-16, 国立情報学研究所, 2008年10月20日.
[4] 福本聡, 新井雅之, 岩崎一彦, “耐故障プロセッサ評価モデルの解析につて,” 電子情報通信学会ディペンダブルコンピューティング研究会, DC2008-61, pp. 11-13, サンライフ萩, 2008年12月12日.
[5] 新井雅之, 周藤明史, 岩崎一彦, 中野勝彦, 新谷道広, 畠山一実, 相京隆, “ゲート内抵抗性オープン欠陥に対する微小遅延故障モデル,” 電子情報通信学会ディペンダブルコンピューティング研究会, DC2008-75, pp. 43-48, 機械振興会館, 2009年2月16日.
[6] M. Arai, A. Suto, and K. Iwasaki, “Study on Test Power Reduction for Scan-Based Hybrid BIST,” International Test Synthesis Workshop, Santa Barbara, Apr. 2008.
[7] K. Osawa, M. Arai, K. Iwasaki, and M. Nakao, “Study on Hardware Overhead Reduction for Memroy BIST,” Workshop on Silicont Debug and Diagnosis (SDD), pp. 84-89, San Diego, May 2008.
[8] M. Arai, T. Endo, K. Iwasaki, and M. Nakao, and I. Suzuki, “Study on Hardware Overhead Reduction and Fault Location for Memroy BIST,” Workshop on RTL and High Level Testing (WRTLT), pp. 117-122, Sapporo, Nov. 2008.
[9] M. Ohara, M. Arai, S. Fukumoto, and K. Iwasaki, “A Fundamental Study on Time-Redundancy-Based Algorithms for Distributed Asynchronous TMR,” Asian International Workshop on Advanced Reliability Modeling (AIWARM), pp. 557-564, Oct. 2008.
[10] K. Iwasaki, “Test Pattern Generation Using a Layout-Based Fault Model,” International Test Conference (ITC), Lecture 3, Elevator Talks, Oct. 2008.
[11] M. Arai, K. Iwasaki, M. Nakao, and I. Suzuki, “Hardware Overhead Reduction for Memory BIST,” International Test Conference (ITC), Poster 11, Oct. 2008.
[12] 原田脩平, 石川康太, 新井雅之, 福本聡, 岩崎一彦, “DHTルーティングシステムにおけるデータ分割配置手法の検討,” 情報技術フォーラム(FIT), A-004, pp. (1)69-(1)70, 慶應義塾大学, 2008年9月3日.
[13] 丸本耕平, 新井雅之, 福本聡, 岩崎一彦, “同時多重に発生する過渡故障を前提にレジスタを二重化した陣所回路,” 電子情報通信学会総合大会, 2009年3月.

論文発表

[1] T. Suzuki, M. Ohara, M. Arai, S. Fukumoto, and K. Iwasaki, "Analysis of Probabilistic Trapezoid Protocol for Data Replication," IPSJ Journal, Vol.49, No.6, pp. 2092-2105, June 2008.
[2] M. Sato, H. Wakamatsu, M. Arai, K. Ichino, K. Iwasaki, and T. Asakawa, “Tester Structure Expression Language and Its Application to the Environment for VLSI Tester Program Development,” Journal of Information Processing Systems, Vol. 4, No. 4, pp. 121-132, 2008.